【導讀】在電子產品盛行的當今，電子產品行業的設計都離不開PCB制圖軟件，而對于同一軟件每個工程師在設計產品，應用該軟件設計產品時都會遇到這樣或是那樣的技術問題。這里我們總結了，一些在用PCB設計時會出現的問題和設計技巧。希望對大家有幫助。
接著上篇
71、導帶，即微帶線的地平面的鋪銅面積有規定嗎？
對于微波電路設計，地平面的面積對傳輸線的參數有影響。具體算法比較復雜（請參閱安杰倫的EESOFT有關資料）。而一般PCB數字電路的傳輸線仿真計算而言，地平面面積對傳輸線參數沒有影響，或者說忽略影響。
72、在EMC測試中發現時鐘信號的諧波超標十分嚴重，只是在電源引腳上連接去耦電容。在PCB設計中需要注意哪些方面以抑止電磁輻射呢？
EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導方式傳播，此外，必要的匹配和屏蔽也是需要的。
73、采用4層板設計的產品中，為什么有些是雙面鋪地的，有些不是？
鋪地的作用有幾個方面的考慮：1，屏蔽；2，散熱；3，加固；4，PCB工藝加工需要。所以不管幾層板鋪地，首先要看它的主要原因。 這里我們主要討論高速問題，所以主要說屏蔽作用。表面鋪地對EMC有好處，但是鋪銅要盡量完整，避免出現孤島。一般如果表層器件布線較多， 很難保證銅箔完整，還會帶來內層信號跨分割問題。所以建議表層器件或走線多的板子，不鋪銅。
74、對于一組總線（地址，數據，命令）驅動多個（多達4，5個）設備（FLASH,SDRAM,其他外設...）的情況，在PCB布線時，采用那種方式？
布線拓撲對信號完整性的影響，主要反映在各個節點上信號到達時刻不一致，反射信號同樣到達某節點的時刻不一致，所以造成信號質量惡化。一般來講，星型拓撲結構，可以通過控制同樣長的幾個stub，使信號傳輸和反射時延一致，達到比較好的信號質量。 在使用拓撲之間，要考慮到信號拓撲節點情況、實際工作原理和布線難度。不同的buffer，對于信號的反射影響也不一致，所以星型拓撲并不能很好解決上述數據地址總線連接到flash和sdram的時延，進而無法確保信號的質量；另一方面，高速的信號一般在dsp和sdram之間通信，flash加載時的速率并不高，所以在高速仿真時只要確保實際高速信號有效工作的節點處的波形，而無需關注flash處波形；星型拓撲比較菊花鏈等拓撲來講，布線難度較大，尤其大量數據地址信號都采用星型拓撲時。附圖是使用Hyperlynx仿真數據信號在DDR——DSP——FLASH拓撲連接，和DDR——FLASH——DSP連接時在150MHz時的仿真波形。 可以看到，第二種情形，DSP處信號質量更好，而FLASH處波形較差，而實際工作信號時DSP和DDR處的波形。
75、頻率30M以上的PCB，布線時使用自動布線還是手動布線；布線的軟件功能都一樣嗎？
是否高速信號是依據信號上升沿而不是絕對頻率或速度。自動或手動布線要看軟件布線功能的支持，有些布線手工可能會優于自動布線，但有些布線，例如查分布線，總線時延補償布線，自動布線的效果和效率會遠高于手工布線。一般 PCB基材主要由樹脂和玻璃絲布混合構成，由于比例不同，介電常數和厚度都不同。一般樹脂含量高的，介電常數越小，可以更薄。具體參數，可以向PCB生產廠家咨詢。另外，隨著新工藝出現，還有一些特殊材質的PCB板提供給諸如超厚背板或低損耗射頻板需要。
76、在PCB設計中，通常將地線又分為保護地和信號地；電源地又分為數字地和模擬地，為什么要對地線進行劃分？
劃分地的目的主要是出于EMC的考慮，擔心數字部分電源和地上的噪聲會對其他信號，特別是模擬信號通過傳導途徑有干擾。至于信號的和保護地的劃分，是因為EMC中ESD靜放電的考慮，類似于我們生活中避雷針接地的作用。無論怎樣分，最終的大地只有一個。只是噪聲瀉放途徑不同而已。
77、在布時鐘時，有必要兩邊加地線屏蔽嗎？
是否加屏蔽地線要根據板上的串擾/EMI情況來決定，而且如對屏蔽地線的處理不好，有可能反而會使情況更糟。
78、布不同頻率的時鐘線時有什么相應的對策？
對時鐘線的布線，最好是進行信號完整性分析，制定相應的布線規則，并根據這些規則來進行布線。
79、PCB單層板手工布線時，是放在頂層還是底層？
如果是頂層放器件，底層布線。
80、PCB單層板手工布線時，跳線要如何表示？
跳線是PCB設計中特別的器件，只有兩個焊盤，距離可以定長的，也可以是可變長度的。手工布線時可根據需要添加。板上會有直連線表示，料單中也會出現。
81、假設一片4層板,中間兩層是VCC和GND，走線從top到bottom，從BOTTOM SIDE流到TOP SIDE的回流路徑是經這個信號的VIA還是POWER？
過孔上信號的回流路徑現在還沒有一個明確的說法，一般認為回流信號會從周圍最近的接地或接電源的過孔處回流。一般EDA工具在仿真時都把過孔當作一個固定集總參數的RLC網絡處理，事實上是取一個最壞情況的估計。
82、“進行信號完整性分析，制定相應的布線規則，并根據這些規則來進行布線”，此句如何理解？
前仿真分析，可以得到一系列實現信號完整性的布局、布線策略。通常這些策略會轉化成一些物理規則，約束PCB的布局和布線。通常的規則有拓撲規則，長度規則，阻抗規則，并行間距和并行長度規則等等。PCB工具可以在這些約束下，完成布線。當然，完成的效果如何，還需要經過后仿真驗證才知道。 此外，Mentor提供的ICX支持互聯綜合，一邊布線，一邊仿真，實現一次通過。
[page]
83、怎樣選擇PCB的軟件？
選擇PCB的軟件，根據自己的需求。市面提供的高級軟件很多，關鍵看看是否適合您設計能力，設計規模和設計約束的要求。刀快了好上手，太快會傷手。找個EDA廠商，請過去做個產品介紹，大家坐下來聊聊，不管買不買，都會有收獲。
84、關于碎銅、浮銅的概念該怎么理解呢？
從PCB加工角度，一般將面積小于某個單位面積的銅箔叫碎銅，這些太小面積的銅箔會在加工時，由于蝕刻誤差導致問題。從電氣角度來講，將沒有合任何直流網絡連結的銅箔叫浮銅，浮銅會由于周圍信號影響，產生天線效應。浮銅可能會是碎銅，也可能是大面積的銅箔。
85、近端串擾和遠端串擾與信號的頻率和信號的上升時間是否有關系？是否會隨著它們變化而變化？如果有關系，能否有公式說明它們之間的關系？
應該說侵害網絡對受害網絡造成的串擾與信號變化沿有關，變化越快，引起的串擾越大，（V=L*di/dt）。串擾對受害網絡上數字信號的判決影響則與信號頻率有關，頻率越快，影響越大。
86、在PROTEL中如何畫綁定IC？
具體講，在PCB中使用機械層畫邦定圖，IC襯底襯根據IC SPEC.決定接vccgndfloat，用機械層print bonding drawing即可。
87、用PROTEL繪制原理圖，制板時產生的網絡表始終有錯，無法自動產生PCB板，原因是什么？
可以根據原理圖對生成的網絡表進行手工編輯, 檢查通過后即可自動布線。用制板軟件自動布局和布線的板面都不十分理想。網絡表錯誤可能是沒有指定原理圖中元件封裝；也可能是布電路板的庫中沒有包含指定原理圖中全部元件封裝。如果是單面板就不要用自動布線，雙面板就可以用自動布線。也可以對電源和重要的信號線手動，其他的自動。
88、PCB與PCB的連接，通常靠接插鍍金或銀的“手指”實現，如果“手指”與插座間接觸不良怎么辦？
如果是清潔問題，可用專用的電器觸點清潔劑清洗，或用寫字用的橡皮擦清潔PCB。還要考慮1、金手指是否太薄，焊盤是否和插座不吻合；2、插座是否進了松香水或雜質；3、插座的質量是否可靠。
89、如何用powerPCB設定4層板的層？
可以將層定義設為 1:no plane+ component(top route) 2:cam plane或split/mixed (GND) 3:cam plane或split/mixed (power) 4:no plane+component(如果單面放元件可以定義為no plane+route) 注意: cam plane生成電源和地層是負片,并且不能在該層走線,而split/mixed生成的是正片,而且該層可以作為電源或地,也可以在該層走線(部推薦在電源層和地層走線,因為這樣會破壞該層的完整性, 可能造成EMI的問題) 。將電源網絡(如3.3V,5V等)在2層的assign中由左邊列表添加到右邊列表,這樣就完成了層定義.
90、PCB中各層的含義是什么？
Mechanical 機械層：定義整個PCB板的外觀，即整個PCB板的外形結構。Keepoutlayer 禁止布線層：定義在布電氣特性的銅一側的邊界。也就是說先定義了禁止布線層后，在以后的布過程中，所布的具有電氣特性的線不可以超出禁止布線層的邊界。Topoverlay 頂層絲印層 & Bottomoverlay 底層絲印層：定義頂層和底的絲印字符，就是一般在PCB板上看到的元件編號和一些字符。 Toppaste 頂層焊盤層 & Bottompaste 底層焊盤層：指我們可以看到的露在外面的銅鉑。Topsolder 頂層阻焊層 & Bottomsolder 底層阻焊層：與toppaste和bottompaste兩層相反，是要蓋綠油的層。Drillguide 過孔引導層： Drilldrawing 過孔鉆孔層： Multiplayer 多層：指PCB板的所有層。
91、在高速PCB中，VIA可以減少很大的回流路徑，但有的又說情愿彎一下也不要打VIA，應該如何取舍？
分析RF電路的回流路徑，與高速數字電路中信號回流還不太一樣。首先，二者有共同點，都是分布參數電路，都是應用maxwell方程計算電路的特性。 然而，射頻電路是模擬電路，有電路中電壓V＝V（t），電流I=I(t)兩個變量都需要進行控制，而數字電路只關注信號電壓的變化V＝V（t）。因此，在RF布線中，除了考慮信號回流外，還需要考慮布線對電流的影響。即打彎布線和過孔對信號電流有沒有影響。 此外，大多數RF板都是單面或雙面PCB，并沒有完整的平面層，回流路徑分布在信號周圍各個地和電源上，仿真時需要使用3D場提取工具分析，這時候打彎布線和過孔的回流需要具體分析；高速數字電路分析一般只處理有完整平面層的多層PCB，使用2D場提取分析，只考慮在相鄰平面的信號回流，過孔只作為一個集總參數的R－L－C處理。
[page]
92、“進行信號完整性分析，制定相應的布線規則，并根據這些規則來進行布線”，此句如何理解？
前仿真分析，可以得到一系列實現信號完整性的布局、布線策略。通常這些策略會轉化成一些物理規則，約束PCB的布局和布線。通常的規則有拓撲規則，長度規則，阻抗規則，并行間距和并行長度規則等等。PCB工具可以在這些約束下，完成布線。當然，完成的效果如何，還需要經過后仿真驗證才知道。 此外，Mentor提供的ICX支持互聯綜合，一邊布線，一邊仿真，實現一次通過。
93、怎樣選擇PCB的軟件？
選擇PCB的軟件，根據自己的需求。市面提供的高級軟件很多，關鍵看看是否適合您設計能力，設計規模和設計約束的要求。刀快了好上手，太快會傷手。找個EDA廠商，請過去做個產品介紹，大家坐下來聊聊，不管買不買，都會有收獲。
94、關于碎銅、浮銅的概念該怎么理解呢？
從PCB加工角度，一般將面積小于某個單位面積的銅箔叫碎銅，這些太小面積的銅箔會在加工時，由于蝕刻誤差導致問題。從電氣角度來講，將沒有合任何直流網絡連結的銅箔叫浮銅，浮銅會由于周圍信號影響，產生天線效應。浮銅可能會是碎銅，也可能是大面積的銅箔。
95、近端串擾和遠端串擾與信號的頻率和信號的上升時間是否有關系？是否會隨著它們變化而變化？如果有關系，能否有公式說明它們之間的關系？
應該說侵害網絡對受害網絡造成的串擾與信號變化沿有關，變化越快，引起的串擾越大，（V=L*di/dt）。串擾對受害網絡上數字信號的判決影響則與信號頻率有關，頻率越快，影響越大。
96、在PROTEL中如何畫綁定IC？
具體講，在PCB中使用機械層畫邦定圖，IC襯底襯根據IC SPEC.決定接vccgndfloat，用機械層print bonding drawing即可。
97、用PROTEL繪制原理圖，制板時產生的網絡表始終有錯，無法自動產生PCB板，原因是什么？
可以根據原理圖對生成的網絡表進行手工編輯, 檢查通過后即可自動布線。用制板軟件自動布局和布線的板面都不十分理想。網絡表錯誤可能是沒有指定原理圖中元件封裝；也可能是布電路板的庫中沒有包含指定原理圖中全部元件封裝。如果是單面板就不要用自動布線，雙面板就可以用自動布線。也可以對電源和重要的信號線手動，其他的自動。
98、PCB與PCB的連接，通常靠接插鍍金或銀的“手指”實現，如果“手指”與插座間接觸不良怎么辦？
如果是清潔問題，可用專用的電器觸點清潔劑清洗，或用寫字用的橡皮擦清潔PCB。還要考慮1、金手指是否太薄，焊盤是否和插座不吻合；2、插座是否進了松香水或雜質；3、插座的質量是否可靠。
99、當信號跨電源分割時，是否表示對該信號而言，該電源平面的交流阻抗大？此時，如果該信號層還有地平面與其相鄰，即使信號和電源層間介質厚度小于與地之間的介質厚度，信號是否也會選擇地平面作為回流路徑？
沒錯，這種說法是對的，根據阻抗計算公式，Z=squa（L/C）, 在分隔處，C變小，Z增大。當然此處，信號還與地層相鄰，C比較大，Z較小，信號優先從完整的地平面上回流。但是，不可避免會在分隔處產生阻抗不連續。
100、在使用protel 99se軟件設計，處理器的是89C51,晶振12MHZ 系統中還有一個40KHZ的超聲波信號和800hz的音頻信號，此時如何設計PCB才能提供高抗干擾能力?對于89C51等單片機而言,多大的信號的時候能夠影響89C51的正常工作?除了拉大兩者之間的距離之外,還有沒有其他的技巧來提高系統抗干擾的能力?
PCB設計提供高抗干擾能力，當然需要盡量降低干擾源信號的信號變化沿速率，具體多高頻率的信號，要看干擾信號是那種電平，PCB布線多長。除了拉開間距外，通過匹配或拓撲解決干擾信號的反射，過沖等問題，也可以有效降低信號干擾。
[page]
101、請問焊盤對高速信號有什么影響?
一個很好的問題。焊盤對高速信號有的影響，它的影響類似器件的封裝對器件的影響上。詳細的分析，信號從IC內出來以后，經過綁定線，管腳，封裝外殼，焊盤，焊錫到達傳輸線，這個過程中的所有關節都會影響信號的質量。但是實際分析時，很難給出焊盤、焊錫加上管腳的具體參數。所以一般就用IBIS模型中的封裝的參數將他們都概括了，當然這樣的分析在較低的頻率上分析是可以接收的，對于更高頻率信號更高精度仿真，就不夠精確了。現在的一個趨勢是用IBIS的V－I、V－T曲線描述buffer特性，用SPICE模型描述封裝參數。當然，在IC設計當中，也有信號完整性問題，在封裝選擇和管腳分配上也考慮了這些因素對信號質量的影響。
102、自動浮銅后，浮銅會根據板子上面器件的位置和走線布局來填充空白處，但這樣就會形成很多的小于等于90度的尖角和毛刺（比如一個多腳芯片各個管腳之間會有很多相對的尖角浮銅），在高壓測試時候會放電，無法通過高壓測試，不知除了自動浮銅后通過人工一點一點修正去除這些尖角和毛刺外有沒有其他的好辦法?
自動浮銅中出現的尖角浮銅問題，的確是各很麻煩的問題，除了有你提到的放電問題外，在加工中也會由于酸滴積聚問題，造成加工的問題。從2000年起，mentor在WG和EN當中，都支持動態銅箔邊緣修復功能，還支持動態覆銅，可以自動解決你所提到的問題。請見動畫演示。(如直接打開有問題,請按鼠標右鍵選擇“在新窗口中打開”，或選擇“目標另存為”將該文件下載到本地硬盤再打開。)
103、請問在PCB 布線中電源的分布和布線是否也需要象接地一樣注意。若不注意會帶來什么樣的問題？會增加干擾么？
電源若作為平面層處理，其方式應該類似于地層的處理，當然，為了降低電源的共模輻射，建議內縮20倍的電源層距地層的高度。如果布線，建議走樹狀結構，注意避免電源環路問題。電源閉環會引起較大的共模輻射。
104、地址線是否應該采用星形布線？若采用星形布線，則Vtt的終端電阻可不可以放在星形的連接點處或者放在星形的一個分支的末端？
地址線是否要采用星型布線，取決于終端之間的時延要求是否滿足系統的建立、保持時間，另外還要考慮到布線的難度。星型拓撲的原因是確保每個分支的時延和反射一致，所以星型連接中使用終端并聯匹配，一般會在所有終端都添加匹配，只在一個分支添加匹配，不可能滿足這樣的要求。
105、如果希望盡量減少板面積，而打算像內存條那樣正反貼，可以嗎？
正反貼的PCB設計，只要你的焊接加工沒問題，當然可以。
106、如果只是在主板上貼有四片DDRmemory，要求時鐘能達到150Mhz，在布線方面有什么具體要求?
150Mhz的時鐘布線，要求盡量減小傳輸線長度，降低傳輸線對信號的影響。如果還不能滿足要求，仿真一下，看看匹配、拓撲、阻抗控制等策略是有效。
107、在PCB板上線寬及過孔的大小與所通過的電流大小的關系是怎樣的？
答：一般的PCB的銅箔厚度為1盎司，約1.4mil的話，大致1mil線寬允許的最大電流為1A。過孔比較復雜，除了與過孔焊盤大小有關外，還與加工過程中電鍍后孔壁沉銅厚度有關。
